{"id":280,"date":"2015-12-27T19:29:32","date_gmt":"2015-12-27T18:29:32","guid":{"rendered":"http:\/\/www.igatamus.com\/bgc\/?p=280"},"modified":"2017-10-06T19:31:33","modified_gmt":"2017-10-06T17:31:33","slug":"bits-systeme-s","status":"publish","type":"post","link":"https:\/\/www.igatamus.com\/bgc\/2015\/12\/27\/bits-systeme-s\/","title":{"rendered":"Bits syst\u00e8me %S"},"content":{"rendered":"<p>%S1: reprise \u00e0 froid<\/p>\n<p>%S1 : reprise \u00e0 chaud<\/p>\n<p>%S4: base de temps 1Oms<\/p>\n<p>%S5: base de temps 100ms<\/p>\n<p>%S6: base de temps 1 seconde<\/p>\n<p>%S7: base de temps 1 minute<\/p>\n<p>%S9 : passage en repli des sorties des bus(sauf Quantum) sur mise \u00e0 1 : bus X As-i, Fipio.<\/p>\n<p>Sur M340 l&rsquo;IOscanning est aussi concern\u00e9 mais pas CANopen.<\/p>\n<p>%S10 : Bit normalement \u00e0 1, passe \u00e0 0 si au moins une voie passe en erreur (TOR analogique, module de communication&#8230;), correspond au voyant I\/O de l&rsquo;automate.<\/p>\n<p>%S11 : d\u00e9passement du chien de garde<\/p>\n<p>%S12 : Automate en RUN<\/p>\n<p>%S13 : premier cycle de passage en RUN de l&rsquo;automate.<\/p>\n<p>%S15 : d\u00e9faut chaine de caract\u00e8re (d\u00e9bordement chaine), passage de l&rsquo;automate en HALT si %S78=1.<\/p>\n<p>bit non utilis\u00e9 sur Quantum de s\u00e9curit\u00e9.<\/p>\n<p>%S16 : Normalement \u00e0 1, ce bit est mis \u00e0 0 par le syst\u00e8me quand un d\u00e9faut sur un module en rack ou un \u00e9quipement sur Fipio est d\u00e9tect\u00e9 (configuration non conforme, d\u00e9faut d&rsquo;\u00e9change, d\u00e9faut mat\u00e9riel, etc).<\/p>\n<p>Ce bit doit \u00eatre remis \u00e0 1 par l&rsquo;utilisateur.<\/p>\n<p>%S17 : Lors d&rsquo;une op\u00e9ration de d\u00e9calage circulaire, ce bit prend l&rsquo;\u00e9tat du bit sortant.<\/p>\n<p>%S18 : d\u00e9passement ou erreur arithm\u00e9tique, passage de l&rsquo;automate en HALT si %S78=1, %S18 est mis \u00e0 1 en cas de d\u00e9passement de capacit\u00e9 dans les cas suivants :<\/p>\n<p>&#8211; en INT un r\u00e9sultat sup\u00e9rieur \u00e0 + 32 767 ou inf\u00e9rieur \u00e0 &#8211; 32 768<\/p>\n<p>&#8211; en UINT un r\u00e9sultat sup\u00e9rieur \u00e0 + 65 535,<\/p>\n<p>&#8211; en DINT un r\u00e9sultat sup\u00e9rieur \u00e0 + 2 147 483 647 ou inf\u00e9rieur \u00e0 &#8211; 2 147 483 648,<\/p>\n<p>&#8211; en UDINT un r\u00e9sultat sup\u00e9rieur \u00e0 +4 294 967 296,<\/p>\n<p>&#8211; valeurs r\u00e9elles hors bornes,<\/p>\n<p>&#8211; division par 0,<\/p>\n<p>&#8211; racine d&rsquo;un nombre n\u00e9gatif,<\/p>\n<p>&#8211; for\u00e7age \u00e0 un pas inexistant sur un programmateur cyclique,<\/p>\n<p>&#8211; empilage d&rsquo;un registre plein, d\u00e9pilage d&rsquo;un registre vide.<\/p>\n<p>Note : Il n&rsquo;existe qu&rsquo;un seul cas o\u00f9 le bit %S18 n&rsquo;est pas positionn\u00e9 par les automates Modicon M340 lorsque des valeurs r\u00e9elles sont hors bornes. C&rsquo;est lorsque des op\u00e9randes non normalis\u00e9s ou certaines op\u00e9rations g\u00e9n\u00e9rant des r\u00e9sultats non normalis\u00e9s sont utilis\u00e9s.<\/p>\n<p>Ce bit doit \u00eatre test\u00e9 par le programme utilisateur apr\u00e8s chaque op\u00e9ration pr\u00e9sentant un risque de d\u00e9passement, puis remis \u00e0 0 par l&rsquo;utilisateur en cas de d\u00e9passement.<\/p>\n<p>%S19 : d\u00e9passement de la p\u00e9riode de la t\u00e2che (task sensitive).<\/p>\n<p>%S20 (sauf Quantum de s\u00e9curit\u00e9) : d\u00e9passement d&rsquo;index, ce bit passe \u00e0 1 si l&rsquo;index est sup\u00e9rieur au maximum configur\u00e9 ou inf\u00e9rieur au minimum configur\u00e9, passage de l&rsquo;automate en HALT si %S78=1<\/p>\n<p>%S21 : Premier cycle en RUN d&rsquo;une t\u00e2che (task sensitive)<\/p>\n<p>%S30 (sauf Quantum de s\u00e9curit\u00e9): normalement \u00e0 1 ce bit mis \u00e0 z\u00e9ro stoppe l&rsquo;ex\u00e9cution de la t\u00e2che MAST.<\/p>\n<p>%S31 : identique \u00e0 %S30 pour la FAST<\/p>\n<p>%S32 : identique \u00e0 %S30 pour l&rsquo;AUX0<\/p>\n<p>%S33 : identique \u00e0 %S30 pour l&rsquo;AUX1<\/p>\n<p>%S34 : identique \u00e0 %S30 pour l&rsquo;AUX2<\/p>\n<p>%S35 : identique \u00e0 %S30 pour l&rsquo;AUX3<\/p>\n<p>%S38 (sauf quantum de s\u00e9curit\u00e9) : normalement \u00e0 1 sa mise \u00e0 0 inhibe les \u00e9v\u00e8nements.<\/p>\n<p>%S39 (sauf Quantum de s\u00e9curit\u00e9) : indique une saturation de la file d&rsquo;\u00e9v\u00e8nements.<\/p>\n<p>%S40 : normalement \u00e0 1 est mis \u00e0 0 par le syst\u00e8me en cas de d\u00e9faut d&rsquo;E\/S du rack 0<\/p>\n<p>%S41 : identique \u00e0 %S40 pour le rack 1<\/p>\n<p>%S42 : identique \u00e0 %S40 pour le rack 2<\/p>\n<p>%S43 : identique \u00e0 %S40 pour le rack 3<\/p>\n<p>%S44 : identique \u00e0 %S40 pour le rack 4<\/p>\n<p>%S45 : identique \u00e0 %S40 pour le rack 5<\/p>\n<p>%S46 : identique \u00e0 %S40 pour le rack 6<\/p>\n<p>%S47 : identique \u00e0 %S40 pour le rack 7<\/p>\n<p>%S50 : pour mettre \u00e0 jour l&rsquo;horodateur de l&rsquo;automate (%SW50 \u00e0 %SW53 :<\/p>\n<p>&#8211; mettre %S50 \u00e0 1,<\/p>\n<p>&#8211; modifier les %SW50 \u00e0 %SW53,<\/p>\n<p>&#8211; mettre \u00e0 0 %S50 pour que la modification soit prise en compte<\/p>\n<p>%S51 : bit \u00e0 1 si l&rsquo;horodateur est invalide<\/p>\n<p>%S59 : active l&rsquo;utilisation du mot %SW59 permettant d&rsquo;incr\u00e9menter chaque \u00e9l\u00e9ment de l&rsquo;horodateur<\/p>\n<p>%S65 : passez ce bit de 0 \u00e0 1 pour d\u00e9sactiver les \u00e9changes de la carte SD du M340 afin de pouvoir l&rsquo;enlever en toute s\u00e9curit\u00e9.<\/p>\n<p>%S66 : Mettez ce bit \u00e0 1 pour lancer une sauvegarde de l&rsquo;application sur la carte SD du M340, \u00e0 utiliser apr\u00e8s un %S94 pour sauvegarder les valeurs de r\u00e9glage devenues initiales (par le %S94) sur la carte<\/p>\n<p>%S67 : pour Premium, Atrium et Quantum, \u00e9tat de la pile principale de la carte PCMCIA :<\/p>\n<p>&#8211; 1 la pile est \u00e0 changer<\/p>\n<p>&#8211; 0 tout va bien.<\/p>\n<p>%S68 : \u00e9tat de la pile de sauvegarde (plac\u00e9 sur l&rsquo;alimentation pour Premium, sur le processeur pour Quantum) :<\/p>\n<p>&#8211; 1 pile absente ou hors service,<\/p>\n<p>&#8211; 0 pile pr\u00e9sente et en service.<\/p>\n<p>%S75 : \u00e9tat pile carte PCMCIA de sauvegarde (emplacement B):<\/p>\n<p>&#8211; 1 la pile est \u00e0 changer<\/p>\n<p>&#8211; 0 tout va bien.<\/p>\n<p>%S76 : en lecture seule, ce bit indique que le buffer de diagnostique est configur\u00e9<\/p>\n<p>%S77 : en lecture seule, ce bit indique que le buffer de diagnostique est plein<\/p>\n<p>%S78 : si ce bit est \u00e0 1 un d\u00e9faut remont\u00e9 par les bits : %S15, %S18, %20 entraine le passage en HALT de l&rsquo;automate.<\/p>\n<p>%S79 : si le bit est mis \u00e0 1 l&rsquo;\u00e9criture de bits forc\u00e9s sur Quantum par requ\u00eates modbus est impossible.<\/p>\n<p>%S80 : mettre \u00e0 1 pour r\u00e9initialiser les compteurs de message (%SW80 \u00e0 %SW86)<\/p>\n<p>%S82 : Pour Premium, ce bit est utilis\u00e9 pour modifier le mode d&rsquo;\u00e9change de requ\u00eate avec l&rsquo;\u00e9quipement MB+MBP100 PCMCIA.<\/p>\n<p>Par d\u00e9faut (valeur 0), le syst\u00e8me envoie une requ\u00eate \u00e0 la carte et l&rsquo;interroge pour obtenir la r\u00e9ponse au cours du cycle Mast suivant. Ce mode est conseill\u00e9 pour les cycles Mast courts.<\/p>\n<p>Lorsqu&rsquo;il est r\u00e9gl\u00e9 sur 1, le syst\u00e8me envoie une requ\u00eate \u00e0 la carte et attend une r\u00e9ponse. Ce mode est conseill\u00e9 en cas de cycle Mast long.<\/p>\n<p>%S90 : a 1 indique que les mots communs sont actualis\u00e9s<\/p>\n<p>%S91 : pour Premium exclusivement, si ce bit est mis \u00e0 1, les requ\u00eates de communication asynchrones trait\u00e9es dans la t\u00e2che surveillance sont ex\u00e9cut\u00e9es int\u00e9gralement sans interruption des autres t\u00e2ches comme la MAST ou FAST. Ainsi, la lecture ou l&rsquo;\u00e9criture coh\u00e9rente des donn\u00e9es est garantie.<\/p>\n<p>Rappel : le serveur de requ\u00eate de la t\u00e2che surveillance est appel\u00e9 via la porte 7 (X-Way).<\/p>\n<p>%S92 : mode mesure des fonctions de communication M340 et Premium, Normalement \u00e0 l&rsquo;\u00e9tat 0, ce bit peut \u00eatre mis \u00e0 1 par l&rsquo;utilisateur pour positionner les fonctions de communication en mode de mesure des performances.<\/p>\n<p>Le param\u00e8tre de timeout des fonctions de communication (qui figure dans le tableau de gestion) affiche alors le temps d&rsquo;\u00e9change aller\/retour en millisecondes -base de temps 100ms).<\/p>\n<p>%S94 : sur passage \u00e0 1, sauvegarde des donn\u00e9es de r\u00e9glage dans les donn\u00e9es initiales des variables ayant l&rsquo;attribut \u00ab\u00a0sauvegarde\u00a0\u00bb. Entraine le positionnement du bit %S96 sur M340. A n&rsquo;utiliser que dans la t\u00e2che MAST.<\/p>\n<p>%S96 : ce bit est mis \u00e0 0 par le syst\u00e8me lorsque la carte est manquante ou inutilisable (mauvais format, type non reconnu, etc.) ou lorsque son contenu ne correspond pas \u00e0 la RAM de l&rsquo;application interne.<\/p>\n<p>%S100 : Ce bit est mis \u00e0 0 ou 1 par le syst\u00e8me suivant l&rsquo;\u00e9tat du shunt INL\/DPT sur la prise terminal d&rsquo;un Premium :<\/p>\n<p>&#8211; Si le shunt est absent (%S100 = 0), le protocole Uni-Telway ma\u00eetre est utilis\u00e9.<\/p>\n<p>&#8211; Si le shunt est pr\u00e9sent (%S100 = 1), le protocole utilis\u00e9 est celui indiqu\u00e9 dans la configuration de l&rsquo;application.<\/p>\n<p>%S117 : normalement \u00e0 1 ce bit est mis \u00e0 0 par le syst\u00e8me en cas de d\u00e9tection d&rsquo;erreur sur un \u00e9quipement du bus ERIO.<\/p>\n<p>%S118 : normalement \u00e0 1, ce bit est mis \u00e0 0 par le syst\u00e8me lors de l&rsquo;apparition d&rsquo;un d\u00e9faut sur un \u00e9quipement connect\u00e9 aux bus d&rsquo;entr\u00e9es\/de sorties distantes RIO (Fipio pour Premium ou station S908 pour Quantum).<\/p>\n<p>Ce bit reprend la valeur 1 lorsque l&rsquo;erreur dispara\u00eet.<\/p>\n<p>Ce bit n&rsquo;est pas mis \u00e0 jour si une erreur se produit sur les autres bus (DIO, ProfiBus, ASI).<\/p>\n<p>%S119 : normalement \u00e0 1, ce bit est mis \u00e0 0 par le syst\u00e8me lors de l&rsquo;apparition d&rsquo;une erreur sur un module d&rsquo;E\/S install\u00e9 dans l&rsquo;un des racks.<\/p>\n<p>Ce bit reprend la valeur 1 lorsque l&rsquo;erreur dispara\u00eet<\/p>\n<p>%S120 (Quantum, sauf quantum de s\u00e9curit\u00e9): normalement \u00e0 1, ce bit est mis \u00e0 0 par le syst\u00e8me lors de l&rsquo;apparition d&rsquo;une erreur sur un \u00e9quipement connect\u00e9 au bus DIO g\u00e9r\u00e9 par la liaison Modbus Plus int\u00e9gr\u00e9e \u00e0 l&rsquo;UC.<\/p>\n<p>Certaines informations sont disponibles dans le Viewer de diagnostic (si l&rsquo;entr\u00e9e est s\u00e9lectionn\u00e9e) afin de clarifier le type d&rsquo;erreur sur le bus. Ces informations peuvent d\u00e9terminer le bus d\u00e9port\u00e9 correct avec le num\u00e9ro de bus (RIO, DIO).<\/p>\n<p>%S121 (Quantum, sauf quantum de s\u00e9curit\u00e9): normalement \u00e0 1, ce bit est mis \u00e0 0 par le syst\u00e8me lors de l&rsquo;apparition d&rsquo;une erreur sur un \u00e9quipement connect\u00e9 au bus DIO g\u00e9r\u00e9 par le premier module 140 NOM 2\u2022\u2022.<\/p>\n<p>Certaines informations sont disponibles dans le Viewer de diagnostic (si l&rsquo;entr\u00e9e est s\u00e9lectionn\u00e9e) afin de clarifier le type d&rsquo;erreur sur le bus. Ces informations peuvent d\u00e9terminer le bus d\u00e9port\u00e9 correct avec le num\u00e9ro de bus (RIO, DIO).<\/p>\n<p>%S122 (Quantum, sauf quantum de s\u00e9curit\u00e9): normalement \u00e0 1, ce bit est mis \u00e0 0 par le syst\u00e8me lors de l&rsquo;apparition d&rsquo;une erreur sur un \u00e9quipement connect\u00e9 au bus DIO g\u00e9r\u00e9 par le second module 140 NOM 2\u2022\u2022.<\/p>\n<p>Certaines informations sont disponibles dans le Viewer de diagnostic (si l&rsquo;entr\u00e9e est s\u00e9lectionn\u00e9e) afin de clarifier le type d&rsquo;erreur sur le bus. Ces informations peuvent d\u00e9terminer le bus d\u00e9port\u00e9 correct avec le num\u00e9ro de bus (RIO, DIO).<\/p>\n<p>%S123 : R\u00e9glage bus X, r\u00e9serv\u00e9 !<\/p>\n","protected":false},"excerpt":{"rendered":"<p>%S1: reprise \u00e0 froid %S1 : reprise \u00e0 chaud %S4: base de temps 1Oms %S5: base de temps 100ms %S6: base de temps 1 seconde %S7: base de temps 1 minute %S9 : passage en repli des sorties des bus(sauf Quantum) sur mise \u00e0 1 : bus X As-i, Fipio. Sur M340 l&rsquo;IOscanning est aussi &hellip; <\/p>\n<p class=\"link-more\"><a href=\"https:\/\/www.igatamus.com\/bgc\/2015\/12\/27\/bits-systeme-s\/\" class=\"more-link\">Continuer la lecture<span class=\"screen-reader-text\"> de &laquo;&nbsp;Bits syst\u00e8me %S&nbsp;&raquo;<\/span><\/a><\/p>\n","protected":false},"author":1,"featured_media":0,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":[],"categories":[1],"tags":[],"_links":{"self":[{"href":"https:\/\/www.igatamus.com\/bgc\/wp-json\/wp\/v2\/posts\/280"}],"collection":[{"href":"https:\/\/www.igatamus.com\/bgc\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.igatamus.com\/bgc\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.igatamus.com\/bgc\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/www.igatamus.com\/bgc\/wp-json\/wp\/v2\/comments?post=280"}],"version-history":[{"count":1,"href":"https:\/\/www.igatamus.com\/bgc\/wp-json\/wp\/v2\/posts\/280\/revisions"}],"predecessor-version":[{"id":281,"href":"https:\/\/www.igatamus.com\/bgc\/wp-json\/wp\/v2\/posts\/280\/revisions\/281"}],"wp:attachment":[{"href":"https:\/\/www.igatamus.com\/bgc\/wp-json\/wp\/v2\/media?parent=280"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.igatamus.com\/bgc\/wp-json\/wp\/v2\/categories?post=280"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.igatamus.com\/bgc\/wp-json\/wp\/v2\/tags?post=280"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}